5nm和7nm制程工艺的芯片当然有较大差别。据估计，台积电5nm的栅极间距为48nm，金属间距则是30nm，鳍片间距25-26nm，单元高度约为180nm。
按此测算，台积电5nm制程工艺的晶体管密度将达到每平方毫米1.713亿个，相比于初代7nm的每平方毫米9120万个，增加了88％。台积电用ARM Cortex-A72内核举例，逻辑密度提高1.8倍，时钟速度增加15％，这个提升显然是很显著的。
以前CPU制程工艺大的时候，也可以满足当时的需求。之所以CPU做得越来越小，是因为需求推动技术不断进步，制程工艺越来越先进。
